UCIe 验证中的有力帮手

已经举办 >研讨会

2023-12-06 10:00:00 至 11:08:00 •葛俊 •39838次浏览

研讨会介绍

随着传统摩尔定律的扩展接近其物理极限，业界正在转向Multi-Die解决方案以实现更高的电子系统密度。Multi-Die设计方法在不影响制造可行性或项目预算的情况下，为工程师提供了一种将更多功能集成到硅芯片中并提高产量的方法。

UCIe标准于 2022 年 3 月推出，旨在帮助实现Multi-Die系统中芯片间连接的标准化。 UCIe 可以简化来自不同供应商的不同工艺技术的芯片之间的互操作性。同时Multi-Die系统的复杂性带来了对高质量验证流程更高的需求。

本次芯课程介绍了多种Multi-Die设计类型、UCIe Multi-Die设计的验证挑战以及 Synopsys 验证解决方案如何帮助大家克服这些挑战。

演讲人

葛俊•新思资深应用工程师

在微电子行业从事SoC验证工作14年，在模块到系统级功能验证方面具有丰富的经验。现负责新思科技高速接口类VIP技术咨询工作。

幸运奖品

参会并积极互动，将有机会获得精美礼品。

中奖名单

预先提问奖：jf_84491108、jf_58411605、zhuguoli、ANDYHUANG1688、polly0117、jf_92974011、EPTmachine、56311、kaokaohe、jf_30540068

互动奖：wwy1988、VivianVivi、拼11111、Kit7828、jf_34086013

全程参与奖：天之昆仑、wscsd

公司介绍

新思科技是一家为 SoC 设计企业提供高质量、经过硅验证的 IP 解决方案的领先供应商。其广泛的 DesignWare IP产品系列包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器及子系统。新思科技的 IP Accelerated 计划提供了 IP 原型设计套件、IP 软件开发套件和 IP 子系统，可帮助客户加速原型设计、软件开发，以及 IP 到 SoC 的集成。新思科技在IP质量方面的广泛投资、全面的技术支持，和强大的 IP 开发方法，让设计工程师能够在大大降低集成风险的同时，加快产品的上市时间。