已经举办

  • 快速创建数据采集任务

    2017-04-27 15:00:00杜少鹤533人报名149次点播

    NI一直致力于帮助科学家和工程师更高效地解决问题。在本次研讨会中,NI工程师会为您介绍数据采集中的要点,如何选择合适的数据采集平台以及快速创建您的采集任务。本次研讨会旨在为数据采集新手以及没有太多编程经验的用户提供一个快速入门的方法。

  • 工业自动化市场成长快速增加,新的机会连绵不绝。在此次芯科科技(Silicon Labs)举办的“速度和设计灵活整合的工业自动化隔离产品”网络研讨会中,将详细分析工业自动化目标市场的应用与设计趋势,并将专注于可编程逻辑控制器(PLC)和各种工业自动化设备所需的隔离设计。同时,Silicon Labs也将讨论如何通过其最新发表的 Si838x数字隔离器的优异特性,实现高水平的系统集成,以及高性能的隔离设计。

    本次研讨会主要讲解:
    1、工业自动化 - 应用与挑战
    2、介绍隔离产品 - 传统光耦合与新型CMOS数字隔离产品比较
    3、工业产品系列 - 解决问题的产品
    - Si838x -PLC输入模块隔离器
    - Si88xx -集成DC/DC的隔离器
    - Si82xx -工业级MOSFET和IGBT隔离驱动器
    - Si892x -模拟隔离器
    4、加速设计的产品开发工具

  • 传统的机器视觉系统架构分为前端视频采集和后端处理两部分。通常,FPGA用于采集图像/视频,然后在PC上运行软件来分析所捕获的视频。这样的系统体积往往大于必要,同时由于PC接口的视频采集子系统的性能瓶颈导致系统处理速度又慢于预期,另外这类系统往往不够灵活且不听使唤。现在,嵌入式技术已经很成熟,可以满足提升系统性能的同时降低外形尺寸以及系统功耗,更适用于越来越紧凑和高效的机器视觉应用。

    通过本次研讨会,Xilinx和Silicon Software公司将共同与您探讨满足21世纪机器视觉挑战的嵌入式机器视觉系统设计方法。本次研讨会中将会提供一个详细的评测数据来对比纯软件实现方式和采用硬件加速的方式的优劣。同时,我们还将介绍一些“易于使用”的开发工具,帮助您设计和部署一个硬件/软件系统来满足您所有的有关机器视觉的需求。

    本次研讨会适用于从事和寻找先进的、高性能机器视觉解决方案的嵌入式系统架构师、软件工程师、硬件工程师。

  • 采用不同格式处理多路视频流来进行分发、显示和归档是极具挑战性的,同时还可能涉及到复杂的视频操作,比如去隔行、缩放、色彩上采样、色彩校正以及Alpha混合等。
    需要这些功能的典型终端包括多画面显示器、视频交换机、多通道视频路由器和多流上行/下行转换器等。通常情况下,这需要使用多个视频芯片来设计一个系统来满足这些实时视频处理任务,但是现在您可以在一颗芯片上就能实现上述功能。赛灵思Zynq®-7000 All Programmable SoC,采用赛灵思联盟计划成员OmniTek的OSVP可扩展视频处理IP。
    赛灵思Zynq-7000 All Programmable SoC用一个与众不同且非常高效的方法为嵌入式视频处理提供了一个满足视频处理对实时性的挑战的替代方案。独特的Zynq架构结合了双核ARM Cortex-A9处理器与可编程逻辑以及可编程I/O。使用Zynq-7000 SoC您就可以在一颗芯片上实现复杂的、软件驱动控制的实时视频处理。
    OmniTek OSVP可扩展视频处理器可在一个单一IP模块提供完整的多视频格式转换和合成。它包括视频输入处理和转换,一个输入视频交叉置换;一个由硬件视频处理链组成的色彩上采样,色彩矩阵转换器,去隔行,裁切,图像缩放,帧同步,和视频合成;一个输出视频交叉置换。另外,ARM处理器还可以运行一个完整的搭载Qt Framework,包含视频I/O驱动和视频处理API的Linux操作系统。

    本次网络研讨会将与您探讨:
    1、全新的运行在赛灵思Zynq-7000 All Programmable SoC上的,基于OmniTek OSVP核的实时视频处理引擎(RTVE 2.1)参考设计。
    2、RTVE 2.1参考设计可以支持2、4或者6路通过SDI或HDMI的视频输入,实时处理和合成这些视频流,提供任何有需要的格式转换,通过Alpha混合来增加软件生成的覆盖(Overlay),通过SDI或HDMI输出合成的实时多图视频流。

  • Vivado HLS视频库加速Zynq-7000 OpenCV应用

    2014-01-15 10:00:00罗霖(Andy Luo)170人报名715次点播

    本次研讨会将通过对一个具体案例的流程进行“逐层拆解(Step-by-Step)一个设计案列”的方式,向您介绍如何利用Vivado HLS(高层次综合)配合优化综合的视频库和Vivado IP集成器,为一个特定的视频应用打造一个定制化的加速器。该设计流程可以在兼具高性能和低功耗的条件下快速地实现许多计算机视觉算法。此设计流程还可以让设计人员能够在可编程逻辑中实现高数据速率的像素级处理任务,同时在ARM核中处理那些基于帧的低数据速率的任务。
    通过此次研讨会,您将获得以下信息:
    1、如何在Zynq™-7000 All Programmable SoC中执行OpenCV应用。
    2、如何重构一个使用I/O功能来封装加速器的OpenCV应用。
    3、如何在加速器功能中, 通过替换为HLS综合视频库功能的方迅速加速OpenCV功能调用。
    4、如何在Zynq ZC702参考设计中迅速将Vivado HLS建立的加速器功能集成到Vivado IP集成器中。
    5、赛灵思Smarter Vision方案在计算机视觉领域的应用

  • 一、本期学习班的主题内容:
    1、了解如何编写具有良好风格的Verilog代码,以及编程中的一些实用技巧;
    2、探讨实际项目开发中编程规范性;
    3、探讨Verilog可综合的代码风格。
    二、加入QQ群 97428721,加群时请输入验证信息【已经在网站报名,网站用户名:【xxxxx】,只有先报名的才能审批通过加入群;

  • 一、本期学习班的主题内容:
    1、建模概述和建模方式,包括结构化和数据流、行为描述方式
    2、结构建模(包括模块结构、实例化语句)
    3、数据流建模(阻塞和非阻塞赋值、实例)
    4、行为建模(initial和always语句、状态机描述)
    二、加入QQ群 97428721,加群时请输入验证信息【已经在网站报名,网站用户名:【xxxxx】,只有先报名的才能审批通过加入群;

  • 特权同学FPGA公开课第四讲--时序分析之pin2reg

    2013-07-26 19:30:00特权同学1040人报名42190次点播

    一、本期学习班的主题内容:
    1、三种基本时序路径模式回顾;
    2、pin2reg路径模型分析;
    3、源同步接口输入路径分析。
    二、加入QQ群: 277600472,加群时请输入验证信息【已经在网站报名,网站用户名:【xxxxx】,只有先报名的才能审批通过加入群;

  • 一、本期学习班的主题内容:
    1、数字电路设计方法和思路;
    2、基本语法(包括标志符、注释、数字、数据类型、运算符);
    3、条件语句和case语句。
    二、加入QQ群 97428721 或 221546933,加群时请输入验证信息【已经在网站报名,网站用户名:【xxxxx】,只有先报名的才能审批通过加入群;

  • 特权同学FPGA公开课第3讲--时序设计专题

    2013-07-05 19:30:00特权同学1168人报名19368次点播

    一、本期学习班的主题内容:
    1、时序分析基础概念;
    2、时钟约束案例;
    3、基于CMOS Sensor采集的源同步接口(输入)案例分析;
    4、基于VGA驱动的源同步接口(输出)案例分析;
    5、一般导步信号接口约束案例分析。
    二、加入FPGA初学者入门群241675398(满) 259234461(满) 301638571(满) 321724560 (新开),加群时请输入验证信息【已经在网站报名,网站用户名:【xxxxx】,只有先报名的才能审批通过加入群;

1/2 页 12 下一页

研讨会日历

<< < 2018年6月 > >>
12
3456789
10111213141516
17181920212223
24252627282930
* 本月有1场研讨会

听众参与直播电脑最低要求

  • 操作系统:windows xp
  • 浏览器:IE 6.0 ; firefox 3.0 ; Chrome 29.0
  • 屏幕分辨率:1024*768
  • 网速要求:500 kbps 或者更高
  • 需安装Adobe Flash Player播放器下载安装
  • 立即检测